製品企画から製造まで網羅する統合型のシステム設計フロー カタログ(PDF)
PCB 設計から製造/実装作業フローまでトータルソリューション
 

システム設計‐コンセプトから製造まで

 

緊密に統合されたフロー

 
Xpedition Enterprise は、中堅規模からエンタープライズレベルまで、企業ごとに異なるニーズに応える各種先進機能をメンター・グラフィックスの独自技術と緊密に統合させ、電子回路基板システムの製品企画段階から製造へのハンドオフまでを網羅したプリント基板(PCB)設計フローを実現する統合型の設計環境です。コンセプト定義から回路図入力、制約条件定義、レイアウト、シミュレーション、検証、DFM(製造性を考慮した設計)、設計データのパッケージングを経て PCB 製造へのハンドオフまで至る、各工程に対応したツール群で構成されています。設計フロー共通のデータベースとユーザインタフェースを利用でき、設計完了までに複数のツールを使い分ける煩わしさがありません。
国内外に点在する複数の設計チーム間でリソースを効率的に活用することにより設計期間の短縮につなげると同時に、製造用データ出力ツールとも連携し、設計データの完全性を製造企画から製造まで一貫して保持します。電気的な制約と製造上の制約を管理するシステムや設計データとライブラリの管理機能が統合された Xpedition Enterpriseは、部品ライブラリ、設計データのバージョン管理、設計再利用、ハイスピード設計や製造に関するルールの入力と管理、企業の PLM システムとの統合を支える中心的インフラストラクチャとして機能します。
   
   
設計入力から定義、再利用までを包括的にサポート
   
  メンター・グラフィックス独自の革新的技術
 
統合型 PCB システム設計環境としての側面に加え、Xpedition Enterprise には、今日のエレクトロニクス企業が直面する極めて高度なビジネスニーズに応えつつ競争力とコスト効果に優れた製品の短期市場投入を実現する、従来の PCB 設計ソリューションの枠を越えたメンター・グラフィックス独自の革新的技術が数多く備わっています。
 
1. コンカレントな製品開発プロセスの実現
2. 最先端 IC / PCB 製造技術の活用
3. PCB 設計部門と他部門とのコラボレーション
   
   
  システム定義
  回路図入力
 
Xpedition Enterprise には、回路設計とシミュレーション、部品選択とライブラリ管理、シグナルインテグリティ(SI)プランニング、プロジェクト管理など、チームベース設計に必要なあらゆる機能が揃っています。回路図シート間のインタフェースの同期が常に維持されることから、設計チーム内のエンジニアが設計に変更を加えた場合には変更箇所がすぐにマスターデータベースに反映され、チームの誰もが確認できます。複数のエンジニアがコンカレントに作業を行えるため、従来のように設計を分割、再結合する手間がかかりません。また、従来の回路図記号だけでなく、部品と配線の結線情報をスプレッドシート形式で入力することも可能です。回路図記号が何ページにもまたがるような超多ピンパッケージの設計には、こうした設計効率化が不可欠です。
 
Xpedition Enterprise の回路図設計ツールを PLC(製品ライフサイクル)管理システムと統合させると、設計データ、PDF 回路図、部品表(BOM)を社内全体で共有できるようになります。インターネット経由のライブラリも一元的に管理されるため、複数のライブラリバージョンを管理する必要はありません。
   
  FPGA 設計と PCB 設計のコラボレーション
 
FPGA 設計と PCB 設計の高度な要求に応えることができるように、Xpedition Enterprise には、FPGAI/OPCB レイアウトのデバイスピンに高速かつ効率的に割り当てる FPGA I/O 最適化ツールが含まれています。FPGA PCB の設計フローを一体化することによって FPGA パッケージと PCB をトップダウン形式でコンカレントに設計できるので、設計期間の短縮とシステムレベルの性能向上を実現します。
 
I/O 最適化ツール付属のライブラリには、 主要な FPGAベンダが提供する部品が収録されています。デバイスを選択するとそのピンに関する重要な情報がすべて表示され、すべての信号をデバイスピンに割り当てるか、PCB 設計に重要と考えられる信号のみを割り当てるかを選択します。クリティカルな信号には I/O 規格を割り当てることも可能です。PCB レイアウト前に FPGA のピンアウトを最適化しておくと PCB の配線混雑が緩和され、短い設計期間で最大のシステム性能を発揮できます。また、各ピンがスワップ可能かどうかを確認できるため、ピンスワップによるレイアウト改善も簡単です。さらに、FPGA PCB の設計フローのモニタリングと変更管理を行うことで、フロー相互の整合性を維持します。PCB 上でピンスワップが行われると、該当する FPGA データが更新されます。HDL 設計とピンI/O 割り当てに基づいて FPGA の配置配線用制約条件が生成され、続いて「配線後の」ピンデータに基づいて必要なシンボル、回路図、階層情報が生成されます。
   
  制約条件の定義
 
Xpedition Enterprise による設計フローでは、設計や製造に関する幅広い制約条件を定義し、これを遵守した設計が可能になります。制約条件マネージャを使用して条件を直接入力することも、レイアウト前段階の SI プリシミュレーションの結果から制約条件を取り込むこともでき、制約条件に従ってレイアウトと検証を進めることにより、Correctby Design 設計しながら修正する)」手法に基づいた初回からエラーのない設計を実 現します。Xpedition Enterprise の制約条件マネージャは、ハイスピード設計に関するすべての製造/電気的/物理的制約条件に対応しています。使いやすいスプレッドシート形式の GUI を採用しており、設計データベースによるガイド機能や回路図/レイアウトとのクロスプローブ機能も利用できます。
 
デザインルールの伝達を自動化し、制約条件の管理と設計を同時進行できるため、余分なプロトタイピングや手戻りがなくなり、 設計コストの削減と Time-to-Market の短縮が可能になります。回路図設計と同様、複数のエンジニアが制約条件をコンカレントに入力、編集できるため、短時間で作業が完了し、ミスの混入も防げます。もちろん、設計に加えた編集内容は、リアルタイムでチーム全員が確認できます。 
 
1. ネット名の変更、接続の追加/削除、ピン/ゲートのスワップ、スタックアップ変更などを行ってもルールを維持
2. 差動ペアの作成、並行ルールの入力、ピンペアの作成を GUI から容易に実行
3. 制約条件を階層形式で入力でき、複雑なトポロジもフィルタ機能やソート機能を利用して簡単に割り当て可能
   
 

PCB レイアウト

 
Xpedition Enterprise は、カスタマイズ可能な対話型マルチパス自動配線コントロールを搭載し、差動ペア配線、チューニング、製造性を考慮した設計の最適化、HDI /マイクロビア、ビルドアップなど、さまざまな設計課題に対応します。
   
  PCB レイアウトの先端技術
 
Xpedition Enterprise の配置配線環境は、高度な自動配線機能と対話形式の編集機能を一体化させたものです。複数ツールを切り替えながら作業をしたり、自動配線エディタと対話型編集エディタ間で異なる制約条件を管理したりする手間がかかりません。自動編集と手動編集を自由に切り替えながら思い通りに操作でき、基板領域定義のような単純作業からハイスピード信号の品質を維持する高度な作業まで素早く対応することから、最終的な設計期間の短縮、生産性の向上、高い設計品質につながります。
自動配線と対話型配線
  • 自動配線環境と対話型配線環境の一元化による全体的な設計期間の短縮と生産性の向上
  • 制約条件に基づき、すべての物理/ハイスピードルールを適用
  • 「Correct by Design」手法による高品質かつ迅速なレイアウト編集
  • 極めて複雑な BGA パターンに対応した 45 度配線機能と任意の角度に対応する高度な押しのけ配線機能
  • いつでも開始/停止できる自動配線機能により、ルール違反のない配線を実現
  • セグメントの削減、鋭角コーナーの防止、パッド接続ルールを考慮したダイナミックな配線
   
スケッチ配線
Sketch Router 機能は、ネットを選んでスケッチするようにパスを描き、スケッチに沿って配線する機能です。単独ネットであっても、数百本にもおよぶ多数のネットであっても、手動配線の何倍もの速度で配線でき、配線品質も優れているため、配線後のクリーンアップがほぼ不要になります。BGA のような実装部品の信号からの引き出し線も自動で最適化できるため、結線率が高く、ビアを追加することなく最適な配線を実現します。また、既存の配線経路から設計者の意図を読み取って配線する Hug Router という便利な機能も用意されています。さらに、Real Trace Plow 機能の対話型配線モードを使用すると、最小限の操作でシングルエンドや差動ペアのネットを配線できます。マウスをクリックすることなく、マウスカーソルで経路をなぞるだけで配線され、配線の終点位置でもクリックする必要はありません。Real Trace Plow の自動配線モードは、経路上のビアやトレースを押しのけたり、プレーンエリアのクリアランスを確保したりしながら配線すると同時に、フィードバックを動的に表示して配線をガイドします。大量の配線束を移動しなければならない場合には、Dynamove 機能を使用することで配線禁止領域をまたいだ余分な配線セグメントを自動的に省き、高い結線品質を維持しながらスムーズかつ迅速に配線束を移動できます。45 度配線機能が使用できない非対称パッドアレイでは、任意の角度にネットを曲げてパッドの間を通るように配線したり、パッドの周囲をカーブさせて配線したりすることが容易なため、難易度の高い BGA の引き出し配線も可能です。

動的なエリアフィル

Xpedition Enterprise では、基板の編集時に、配線、ビア、パッド周辺のエリアフィルが自動的にクリアされます。動的なエリアフィルは非常に高速で、機能を有効にしたまま編集作業を継続できます。ビアを移動すると、接続は維持したまま、他のビアや配線、エリアフィルを押しのけることが可能です。
   

エリア別ルール

エリアごとにルールを適用する機能が BGA などの狭ピッチパッケージ周辺の配線を大幅に改善します。オンライン/バッチ DRC や対話型/自動配線は、エリア別の細かなルールセットに従って実行されます。エリアは層ごとに定義でき、任意の多角形、矩形、円形に割り当て可能です。指定エリアに入ると、設定したルールに応じてトレースの幅やクリアランスが自動的に変化します。また、エリア内ではビアのサイズとスパン層数も変更できるので、結線率を最大限に高められます。
 

可変ビア配置パターンを使った束配線機能

Xpedition Enterprise の束配線機能を利用すると、差動ペア、45 度配線、あらゆる角度およびオフセット角度の配線など複数のネットを同時に配線でき、千鳥格子状にピンが並ぶ領域を通る配線にも対応します。束配線中のパターンは、経路から他のビアや既存パターンを押しのけ、エリアフィルも必要に応じて自動的に抜いていきます。選択可能なビアパターンを選んで簡単に変更を加えられ、高密度の設計エリアでも極めて柔軟な配線が可能です。

ハイスピードレイアウト

システムの性能目標を達成し、プロトタイピングの回数を削減するために、設計時点で信号品質を管理することがますます重要になっています。Xpedition Enterprise はハイスピード設計にも対応しており、ハイスピードルールの動的 DRC、高度に複雑なハイスピード設計の制約定義の自動チューニング、その他の動的なチューニング機能によって配線を微調整します。また、スペーサテクノロジによりクロストークを回避します。

ネットのチューニング

対話型配線時には、グラフィカルなチューニングガイドが表示されます。チューニングをオフにして編集したネットも、自動的に再チューニングされます。ネット編集中は、ハザードダイアログボックスの内容が動的に更新され、制約条件に対するフィードバックが即座に表示されます。ネットは、自動配線パス内での自動チューニングも可能です。チューニングされたネットは、設計完了まで自動的に維持されます。
   

差動ペア配線

Xpedition Enterprise は、ハイスピード設計の効率を向上し、差動ペアの配線と編集を短時間で簡単に行います。インピーダンスは層ごとに簡単に制御でき、ペア間隔ルールは層に対してもネットクラスに対しても設定できます。ペアの一方の配線を編集すると、もう片方の配線にも自動的に継承されます。また、高密度 PCB のクリティカルな信号配線には、隣接層の差動ペア配線機能も役立ちます。

ハザードの動的表示

設計におけるハザードは動的に一覧表示され、これらを個別に選択して色分けすると容易に識別できます。修正したハザードは自動的にリストから削除されます。
  コンカレント設計
 
Xpedition Enterprise の特許取得済み技術は、国内外に点在する複数 PCB 設計者による LAN WAN を介した共通設計データベースの同時処理を可能にし、高い設計効率を設計現場にもたらします。分割と結合による従来型のチーム設計アプローチと異なり、すべての設計者が他のクライアントで実行されている編集内容をリアルタイムに確認できる真のコンカレント設計アプローチは、特別なトレーニングや複雑なセットアップも不要で、設計者はいつでもどこからでも参加することができ、設計スケジュールの厳しいプロジェクトであっても設計サイクルの大幅な短縮が期待できます。コンカレント設計は、大規模で複雑な設計やアナログ信号とデジタル信号が混在するような設計において、作業を専門領域に分けて分担する上で理想的なアプローチです。
   
  複数ユーザによる自動配線
 
単一データベースに複数設計者がアクセスするコンカレント設計を可能にするこの技術は、マルチプロセッサを活用した自動配線も可能にしました。LAN/WAN ネットワーク環境で最大 15 プロセッサのクライアントを利用して自動配線を実行することにより、配線時間を最大 10 倍まで高速化します。配線完了まで数日かかっていた非常に大規模で制約条件の多い基板であっても、この機能を利用するとわずか数時間で作業を完了できるため、配置や制約条件を変化させていくつものシナリオを実行し、最もコスト効率の高いものを選択するといったことも可能になります。
   
  バス配線
 
配線密度、製造性、配線の見た目といった観点からは手動配線の方が有利であったため、高密度バス構造を持つPCB に自動配線を用いることは滅多にありませんでした。しかし、手動配線は時間のかかる単調な作業になりがちです。通常の手動配線では、熟練した経験豊富な設計者やエンジニアがハイスピード制約条件を満たしたバストポロジやそれを割り当てるプレーンを的確に判断しながら設計していきます。しかし、設計者やエンジニアの熟練したスキルと自動配線のスピードを両立させる Xpedition Enterpriseの独自技術は、設計者を単調作業から解放し、設計改良に集中することを可能にします。まず、トポロジプランナ機能を使用して対話形式でバストポロジを定義してプレーンに割り当て、個別ルールを指定します。トポロジプランは設計データとともに保存され、後から修正も可能です。次に、トロポジプランに従って自動配線を実行します。熟練した設計者による配線と同等品質の配線をより短時間で達成できるので、生産性が飛躍的に向上します。
   
  受動部品の埋め込み基板
 
IC FPGA の高速化と高密度化に伴い、受動部品(抵抗やコンデンサ)の数も増えており、数百個にもおよぶ受動部品が用いられることも珍しくありません。これらの受動部品を個別部品として表面実装するのではなく埋め込み部品として実装すると、基板サイズを抑えて性能を向上できます。
 
Xpedition Enterprise には、基板サイズとコストに応じて埋め込み部品として実装するか個別部品として実装するかを決定するトレードオフツール、受動部品選択ツール、部品サプライヤのライブラリから選択した部品を自動で取り込むツール、完全な製造データの出力ツールなどの幅広いソリューションが用意されており、手作業では数週間を要していた作業を自動化します。
   
  高度なインターコネクト配線
 
現在の BGACSPCOBDCA パッケージは高密度化が進み、インターコネクトを高度に配線するのがますます難しくなっています。ビルドアップやマイクロビアといった構造が含まれる基板の配線は一層複雑です。
 
Xpedition Enterprise は、ブレークアウトやエスケープ配線などの最先端技術によって、狭ピッチのピン/ボールが配置された超多ピンパッケージの高速配線を可能にします。これは、スタックビアとスタッガードビアの両方の構造に対応しています。また、従来のラミネート工法で作られるペアの組み合わせに加え、ビルドアップ構造も利用できるため、高密度の多ピンデバイスから配線を簡単に引き出します。一般に、ビルドアップ層は下層部分よりもクリアランスが小さくなりますが、こうした問題に対処するために、ビアスタックの範囲ごとに遅延値とクリアランスを設定できるようになっています。 
   
 

高密度 BGA のファンアウト 

 
今日の高機能パッケージは、配線を引き出すだけでも大変な時間がかかります。Xpedition Enterprise 独自技術の1 つに、多ピン/高密度の BGA に対する自動ファンアウト機能があります。メンター・グラフィックスが公開している設計ガイドラインに従い HDI /マイクロビア層を使ってファンアウトパターンを定義するだけで、数秒でパターンを作成します。その後、PCB 上の他部品を考慮してブレークアウトを定義すると、それらと接続したブレークアウトが自動的に作成され、これまで数日を要していた作業が数分で完了します。 
   
  3D レイアウト
 
PCB 設計プロセスをエレメカ統合環境に取り込むことができれば、妥当性検証を PCB レイアウト段階まで前倒して早期にエレメカ設計の問題を発見できるため、コストのかかる終盤での手戻りが回避できます。XpeditionEnterprise3D レイアウト環境においても、2DPCBレイアウト環境と同じ操作で 3D レイアウトの選定、計画、配置を実行できます。また、真の 3D パラメトリックメカニカルカーネルから 3D 制約条件を使用した動的な違反検出やバッチ検証を行い、エラーのないエレメカ設計を実現します。トレース、部品、シルクスクリーン、ソルダーマスク、ビアといった基板構成要素を写真精度で可視化し、透過率、Z 軸スケーリング、表示/回転角などの設定、X/Y/Z軸断面も表示します。
 
Xpedition Enterprise 3D モデルライブラリには 450 万近い部品があらかじめ収録されていますが、既存モデルを追加したり、パラメータ形式の部品テンプレートを使用して独自モデルを作成したりすることも可能です。同梱のライブラリツールを使用して、モデルを簡単に割り当て/調整できます。また、メカ系マルチボードにも対応しているため、シャーシやヒートシンクなどのメカニカル部品や他の PCB設計からのサブアセンブリをライブラリにインポートすることも可能です。
 
レイアウトが完成したら、MCAD コラボレーションツール経由で一般的な MCAD 設計システムに情報を送信できます。さらに、業界標準フォーマットで設計をエクスポートし、3D PDF やドキュメント作成ツールを使用して設計パッケージを完成させることも可能です。
   
 

RF 回路設計

 
ワイヤレステクノロジの普及に伴い、アナログ/デジタルインターコネクトと RF 回路が混在する PCB が増えてきました。通常、このような混在基板の設計にはそれぞれに対応する 2 種類の個別ツールとライブラリが必要でしたが、Xpedition Enterprise であれば、回路図の入力、RF シミュレーションプロバイダと同じライブラリを使用した RF 素子の合成、RF 回路の操作と編集、アジレント・テクノロジーや AWR などのサプライヤから提供される RF シミュレータへの直接接続など、RF 回路設計を単一環境で実行できます。ライブラリの複製や同期も不要で、メンター・グラフィックスの PCB 設計における技術と RF シミュレータサプライヤからの技術の長所を活かした設計が可能になるため、生産性が飛躍的に向上します。 
   
 

解析と検証

 

シグナルインテグリティ、タイミング解析、EMI

 
Xpedition Enterprise のフローでは、シグナルインテグリティ(SI)と電磁干渉(EMI)の問題を設計終了後ではなく設計プロセスのどの時点でも検証、修正できます。ここでも、制約条件に基づ いた最初からエラーのない設計が可能なため、設計の手戻りを減らしてシステム性能を最大化できます。 
 
HyperLynx は、従来の高速インターコネクトだけでなく、SerDes DDRx などの高度なプロトコルにも対応する、プリ/ポストレイアウトの SI /クロストーク/ EMC の解析環境です。使い方も簡単な HyperLynx は、Xpedition Enterprise のデスクトップ 準ツー ルとして使 用できます。また、最近の高周波設計では EMI 対策が重要になっており、EMI に対する各種規制も強化されています。通常、EMI 対策を行うには、プロトタイプ基板を用意してシールドチャンバーでテスト、再設計を行ってきましたが、HyperLynx の解析機能は再設計時の問題点検証にも大きく役立ちます。
   
 

パワーインテグリティ 

 
低電圧化、多電圧化が進んだ現在の IC における電源やグランドの設計と解析は困難です。多層 PCB には、30 程度の PDN(電源供給ネットワーク)が複雑に組み込まれたものもあります。これらのネットワークに対し、電圧降下(IC のすべてのピンに十分な電力が供給されているか)、電流密度(ネットワークのボトルネック部に過大な電流が流れていないか)、AC(電源がクリーンであるか)のパワーインテグリティ PI)解析を行う必要があり、HyperLynx PI は、プリレイアウト/ポストレイアウト段階で複雑な PDN を解析することにより、PCB の正常動作と高い信頼性を確保します。 
   
 

熱解析

 
高性能化と小型化が進む製品開発においては、熱管理も重要な課題です。HyperLynx ThermalFloTHERMRFloEFD は、PCB 単体だけでなく最終製品の状態(筐体、ファン、ヒートシンクなどを含む)で PCB の熱解析を行います。これらの機能を利用することにより、PCB 設計者は基板のどの場所に部品を配置すれば良いかを判断できます。筐体設計者も、最終製品に PCB を組み込んで解析を行うことにより放熱が適切かどうかを確認でき、最終製品の信頼性向上とプロトタイピング回数の削減につながります。
   
 

ミックスシグナル検証 

 
HyperLynx Analog を使用すると、アナログ回路やアナログ/デジタル混在回路の検証をシステムレベルと基板レベ できます。HyperLynx Analog Xpedition Enterprise の回路図設計ツールと緊密に統合されており、シミュレーション、スティミュラス作成、複雑な回路解析と検証に関する強力で使いやすい機能を備えています。一方、VHDLVerilog-HDL、および Verilog シミュレータの ModelSimR には、コンパイル時間の短縮とシミュレーション速度の向上を実現する Optimized Direct CompileSingle Kernel SimulationSKS)、そしてオープン性を高めデバッグ時間を短縮する Tcl/Tk など、数多くの画期的な技術が搭載されています。ModelSim は業界最高水準のコンパイラ/シミュレータ性能と抜群のカスタマイズ性を誇り、VHDL Verilog を自由に組み合わせたシミュレーションを実現します。
   
 

DRC

 
HyperLynx DRC は、カスタマイズ可能なデザインルールチェッカです。EMI/EMC などのシミュレーションが難しい高度なルールを検証します。スプリットを通過するトレース、リファレンスプレーンの変更、シールド、ビアチェックなど、22 項目の標準的な DRC 項目が用意されているため、EMI/EMCSIPI 問題が隠れていそうな箇所を迅速かつ簡単に特定します。
 
HyperLynx DRC では、オートメーションオブジェクトモデル(AOM)を介して設計データベースにアクセスし、多岐にわたる DRC 項目をカスタマイズして追加できます。また、VBScript JavaScript をサポートしており、AOM DRC のコーディング規格文書を参照したり内蔵のスクリプトデバッグ機能を用いたりして、DRC を素早くカスタマイズすることも可能です。
 
   
  マルチドメインのコラボレーション
 
PCB 設計は、電子機器製品開発の一部のプロセスにすぎません。製品開発にあたっては、筐体設計などの工程も必要です。Xpedition Enterprise は、製品開発プロセス全体を通じた、調達、テスト、製造などの異部門間の効果的なコラボレーションを実現します。

ECAD MCAD のコラボレーション 

 
エレメカのドメインをまたいだ情報のやり取りには、紙媒体か大量のデータ転送を伴うのが一般的でした。Xpedition Enterprise 3D 表示機能を使用すると、PCB を筐体に組み込み、部品と筐体の干渉といった重大な問題を特定しやすくなります。また Xpedition Enterprise のコラボレーション機能により、エレメカそれぞれの設計変更を双方の設計部門に提案できます。提案の受取り側は、内容を確認の上、承認または拒否、あるいは対案を返します。このプロセスは、変更案を双方が承認し、エレメカ両方のデータベースに自動的に反映されるまで継続します。
   
 

PCB 設計チームとサプライチェーン間のコラボレーション 

 
PCB 設計の終盤になって設計を変更した場合、部品の調達、製造、テストに影響が及び、量産出荷スケジュールを守ることが難しくなります。Xpedition Enterprise では、PCB 設計者が希望する設計変更案をサプライチェーンの他部門に電子的に伝達できます。提案の受取り側は、設計レビューツールを利用して変更内容を確認し、その変更を了解するかどうかをマークアップやレッドラインを付けて設計者に返信します。このプロセスは、最終的に当事者全員が合意するまで続けられます。
   
 

DFM 検証

 
製造/実装データを製造側に引き渡した後で不具合が発覚すると、時間とコストの両面で大きな犠牲を払うことになります。Xpedition Enterprise の制約条件マネージャを用いると、設計しながら動的に製造ルールをチェックできます。また、Xpedition Enterprise は、 業界屈指のDFM妥当性確認ソリューションである Valor NPI とも緊密に連携することから、製造側で最終検証を行う際の制約条件を適用できます。レイアウト設計環境から製造用のドキュメントや出力データを直接生成できるため、設計データの製造側への引き渡し間際のレイアウト変更も自動的に同期されます。製造データの作成と配布を自動化またはカスタマイズできるので、設計の品質や精度、スループットの向上につながります。製造データは ODB++ 形式で出力され、すべてのデータを確実に同期できます。GerberATEAIS Drill といった CAM 形式にも対応しています。
   
 

DFM 妥当性確認

 
Valor NPI を利用してコンカレントに DFM 検証を実行すると、PCB 設計プロセスの一環として効率的に製造性をチェックできます。PCB の実装/組み立て/テストの改善点を設計段階で特定できれば、製造部門からの手戻りを解消できます。また、一定間隔で自動的に DFM 検証を実行し、ほぼリアルタイムに検証結果を確認しながら作業できるため、無駄のない効率的な設計フローが実現されます。発見したエラーをマウスで 1 回クリックするだけで PCB 設計の問題の箇所を表示でき、修正作業も簡単です。
 
 

包括的な解析機能

 
DFM プロセスの成否は、使用する検証ツールにかかっていると言えるでしょう。 小型化と多層化が進んだ現在 PCB 設計を人的に検証することはもはや不可能です。DFM 検証ツールは、以下のチェック項目を使用して PCB設計を包括的に解析します。
 
  • 275 項目以上の製造関連チェック
  • 250 項目以上の実装関連チェック
  • 100 項目以上の高難度基板関連チェック
  • 40 項目以上のマイクロビア関連チェック
  • 30 項目以上のパネル割り付け関連チェック
 
DFM 検証ツールは、ネットリストと設計データを突合し、設計に致命的なエラーがないことを確認します。BOM と設計の整合性検証や AVL(認定ベンダリスト)に含まれるすべての部品の物理的な適合性も確認できます。
 
設計拠点ごとのカスタマイズ
設計拠点(デザインセンター)ごと、あるいは各拠点で採用している技術に応じて、製造性の要件はそれぞれ異なるものです。データ属性から製造ルールの値まで、DFMは自動化して実行する必要があります。DFM 検証ツールを使用すると、デザインセンターごとに DFM プロセスのフローや属性マッピング、部品の分類などをカスタマイズし、製造ルールファイルのセットアップや管理を個別に行えます。最初にマスタールールモデルを作成し、定数と変数から派生モデルを導き出す階層型アプローチにより、DFM 環境のサポート工数を大幅に削減します。IPC-7351 規格に準拠したデフォルトのマスタールールセットも用意されています。
   
 

製造上のリスクを把握

 
Xpedtion Enterprise DFM 検証ツールは、PCB 設計のどの部分がサプライヤの製造ルールに違反しているかを示すだけでなく、歩留まり低下や出荷後の不良の原因となりそうな箇所を深刻度に応じて赤、黄、緑で色分けします。問題の分類や優先付けも行われるため、緊急を要する問題から順番に対策を講じることが可能です。各チェック項目の加重値をユーザが定義すると優先基準に基づいて結果を表示し、各社の技術やプロセスなどを反映できます。
   
  製造に向けた準備
 
PCB 製造/実装と PCB 設計は、深く相関しています。回路図入力、レイアウト設計、製造準備までの工程で複数のアプリケーションを使用する従来型の設計アプローチとは異なり、Xpedition Enterprise には、製造準備に向けて製造データの作成、出力、検証をサポートする環境が統合されていることから、プロセス全体が大幅に簡略化されます。その結果、設計者は基板とパネルのどちらのレベルでも製造データを制御できるようになり、設計データと製造データの整合性を保持できます。
 
パネルレベルでは独立した面付け編集環境が整っており、パネル設計データベースを使用して製造データを作り込むことが可能です。また基板レベルでも、詳細データ表示、検索可能な PDF 出力、銅はくバランス調整、データ出力、Gerber データやドリルデータの取り込みなど、数多くの機能が用意されています。 
   
 

自動化

 
自動化(Automation)は、メンター・グラフィックスの設計/レイアウトツールをカスタマイズおよび拡張する機能で、機能のカスタマイズ、繰り返し作業の自動化、設計フローの個別対応や最適化などが可能です。業界標準言語(VBscriptJscriptTCLJavaVB6C++C#VB.NET など)に幅広く対応しているため、使い慣れた言語ですぐにプログラミングを開始でき、スクリプトの再利用も簡単です。Automation を活用すると、エラーを削減して生産性の向上を図るとともに設計コストの削減と性能/品質/信頼性の向上を両立でき、Time-to-Market を短縮し、短い期間で投資を回収できるようになります。
   
 

IP 管理 

 
サプライチェーンによる電子設計プロセスのデータ活用を可能にし、また設計者のデスクトップからサプライチェーンへのアクセスを可能にする仕組みがデータ管理システムです。設計に携わる組織全体でデータの完全な一貫性、正確性、可用性を保つことができ、また複数のデータシステムを統合できるため、拠点や部門の垣根を越えた複数のチームメンバーによる連携と設計ライフサイクル管理が可能になります。
 
設計データの管理システムに部品情報を統合すると、設計者のデスクトップから企業の部品調達ポリシー(認定部品、認定ベンダなど)を簡単に照会できるようになり、設計プロセスのどのタイミングであっても最適な部品選択が可能になります。部品リストは、コスト、信頼性、法令遵守に関する企業ポリシーを満たした正確な BOM として出力できます。プロセス全体を管理することにより、プロジェクトの最終段階においては、製造部門、PLMERPSCM システム向けの正しい製品文書をリリースできます。 
   
 

設計データの再利用 

 
Xpedition Enterprise では、回路図や PCB 配置配線データを含む再利用可能な回路ブロックを作成し、セントラルライブラリに保存することが可能です。作成したブロックを部分的に修正して、同じ設計図や別の設計図に何度でも再利用できます。設計データ再利用の機能は、繰り返される設計プロセスを自動化し、エラーのないデータベースを維持します。同じ回路を再設計する手間が省け、全体的な PCB 設計サイクルを短縮できます。レイアウトデータをカット & ペーストで別のデザインに適用し、設計データを部分的に再利用することも簡単です。
   
 

バリアント管理

 
バリアント管理機能によって、1 つの設計データベースから複数の製品バリエーションを作成し、そのプロセスを管理できます。ECO(設計変更指示)管理を一元化することで、ミスの最小化、コストの削減、設計品質と生産効率の向上を実現します。
copyright