PADS Standard / PADS Standard Plus
     制約条件管理
 
階層構造の設計ルールを制御しながらCorrect-by-Construction(構築することで正しい結果が得られる)設計を実現
ハイスピード信号を多く含む基板を扱っていると、制約ドリブンの設計がいかに重要かを、実感させられます。PADSは強力で使いやすい制約条件管理システムを備えており、共通の統合された制約定義環境でPCB設計の制約条件を作成、確認、検証します。
     レイアウト制約条件を簡単に定義
 
階層構造の設計ルールを簡単に取り込み、PCBが電気的なルールや製造上のクリティカルな設計ルールを満たしているかを確認します。制約管理環境、設計入力環境、レイアウト間で、双方向にクロスプローブしながらハイライトや選択することで、設計意図を正確かつ効率的に取り込み、確実に適用できます。
この制約条件管理機能によって、1つの環境で電気的および物理的制約条件のどちらも定義して検証できるため、それぞれ個別にデータベースを保有する必要がなく、複雑な制約入力プロセスを簡素化する一方で設計精度を向上させます。

・ 一度入力した制約条件は、設計フロー全体に適用可能
・ 階層構造のルールを用いて、クラス、ネット、グループ、ピンペアなどを正確に制御
・ ハイスピード設計のルールを用いて配線が性能要件を確実に満たすことを確認
・ 制約条件をネスト化して、設計フロー内でより効率的に配線を制御
・ 等長、差動ペア、最大/最小長などハイスピード設計のルールを定義
      統合された制約入力ツールによって性能と製造性を向上
 
共通の制約編集環境を使って、設計入力からPCBレイアウトまで双方向にクロスプローブできます。
 
 
      制約テンプレートによって複雑なルールを複数のネットに適用
 
シミュレーション環境からレイアウト上へダイレクトに設計意図を適用できます。
 
 
      制約条件は制約編集環境で直接検証
 
設計意図に照らしてレイアウトを検証します。
 
 
    コンテキストに応じて制約条件を入力
 
回路図エディタからもPCBレイアウトエディタからも簡単に制約条件の更新が可能です。
   
 
 
   TOPへ
 
 copyright
Layout-Logic-Hyperlynx同期 Layout-Logic-Hyperlynx同期 Layout-Logic-Hyperlynx同期