PADS Professional
     FPGA-PCB協調設計
 
合成とI/O最適化の機能を統合したFPGA/PCBの協調設計
今日のFPGAはASICやSoCと同様に複雑化しつつあることから、FPGAを実装するより高度なフローが検討されるようになってきました。FPGAベンダに依存しない統合型設計環境の一環として提供される高度な合成テクノロジを使用することによって、各FPGAデバイスに特化したアーキテクチャ特性を最大限に生かした最適化を行い、個別の設計要件を満たすことができます。
 
 PADS Professionalで提供されるFPGA I/O最適化ツールは、使いやすいさまざまな機能がそろっており、回路図/PCBエンジニアがFPGAをPCB上に統合する作業を包括的に支援します。また、高精度で高速なコンカレントな設計プロセスも実現します。Correct-by-Construction(構築することで正しい結果が得られる)手法を通じて、PCB設計工程でFPGAのI/Oピンを再割り当てし、レイアウトに基づいた最適化をPCB工程の中でできるので、PCBシステムのTime-to-Marketと製造コストを劇的に削減させます。変化の激しい今日の設計環境において、これは非常に重要です。

・ シリアルな設計プロセスをコンカレントな設計プロセスに変えることで、トータルの製品設計サイクルタイムを短縮
・ PCB信号層をなくすことでPCB製造コストを節約
・ 誤ったFPGAシンボルが配置されるのを防止し、PCBのリスピンを削減
・ 高速なパフォーマンス最適化機能を搭載
・ PCB回路図用にFPGAシンボルを作成/管理するコストを削減
      PCBのコンテキストに応じてFPGAのI/Oを最適化
 

FPGA設計を、レイアウト工程で使用するPCB回路図に素早く変換します。

 
 
      PCBシンボルと回路図を迅速かつ簡単に作成
 

FPGA設計を、レイアウト工程で使用するPCB回路図に素早く変換します。

 
 
      I/Oの精度を向上
 
PCBの層数やビア数を削減し、トレースの長さを短縮します。

 
      ベンダに依存しない環境で高度な合成テクノロジを実現
 

各FPGAデバイスのアーキテクチャを個別に最適化します。

 
 
 
   TOPへ
 
 copyright
Layout-Logic-Hyperlynx同期 Layout-Logic-Hyperlynx同期 Layout-Logic-Hyperlynx同期